1、 如图所示，用快表（页表）的徐地址转换条件，快表放在相联存储器中，其容量为8...

李老师

1、        如图所示，用快表（页表）的徐地址转换条件，快表放在相联存储器中，其容量为8个存储单元，问：
1)        CPU按虚地址1去访问主存时主存的实地址码是多少？
2)        当CPU按虚地址2去访问主存时主存的实地址码是多少？
3)        当CPU按虚地址3去访问主存时主存的实地址码是多少？
页号        页在主存中的起始地址
33        42000
25        34000
7        96000
6        60000
4        40000
15        80000
5        50000
30        70000
        虚拟地址    页号   页内地址
1        15        0324

2        7        0128

3        48        0516

2、某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，采用四种寻址方式（立即、直接、基址、相对）设计指令格式。
二、论述题（20分）
1、总线的一次信息传递过程大致分为哪几个阶段？若采用同步定时协议，请画出读数据的时序图来说明。
三、计算题（20分）
1、假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，1，2，4，2，3，0，2，1，3，2。用列表法求采用LRU替换策略时的命中率。（计算题；分值：20%）





第二组：
一、计算题（共50分）
1、将十进制数20.59375转换成32位浮点数的二进制格式来存储。（20分）
2、CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存是250ns，求Cache/主存系统的效率和平均访问时间。（30分）
二、论述题（30分）
1、简要说明程序中断方式中，（中断屏蔽触发器）IM,（中断请求触发器）IR,（允许中断触发器）EI,（准备就绪触发器）RD,（工作触发器）BS五个触发器的作用。
三、分析题（20分）
1、流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断以下三组指令各存在哪种数据类型的相关。
（1）11         LAD R1,A;                M(A)R1,M(A)是存储器单元
                12        ADD R2,R1;        (R2)+(R1)R2
        （2）13        Add R3,R4;        (R3)+(R4)R3
                14        MUL R4,R5;        (R4)×(R5)R4
        （3）15        LAD R6,B;                M(B)R6,M(B)是存储器单元
                16        MUL R6,R7;        (R6)×(R7)R6