64K×1位DRAM芯片通常制成两个独立的128×256阵列。若存储器的读

李老师

64K×1位DRAM芯片通常制成两个独立的128×256阵列。若存储器的读/写周期为0.5μs，则对集中式刷新而言，其“死区”时间是多少？如果是一个256K×1位的DRAM芯片，希望能与上述64K×1位DRAM芯片有相同的刷新延时，则它的存储阵列应如何安排？ （10 分）
4. 地址映象方法有哪几种？它们各有什么优缺点？ （10 分）
5. 设某机字长为32位，CPU有32个32位通用寄存器，有8种寻址方式包括直接寻址，间接寻址、立即寻址、变址寻址等，采用R—S型单字长指令格式。共有120条指令，试问：
（1）该机直接寻址的最大存储空间为多少？
（2）若采用间接寻址，则可寻址的最大存储空间为多少？如果采用变址寻址呢？
（3）若立即数为带符号的补码整数，试写出立即数范围。 （10 分）
6. 如图所示为一CPU的结构框图。
（1）标明图中a、b、c、d四个寄存器的名称。
（2）简述取指令的操作流程。
（3）若加法指令格式与功能如下
  
其功能为：(AC)＋(D)→AC
试分析执行加法指令的操作流程。
  （10 分）