试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票...

李老师

试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票否决权的前提下遵照少数服从多数原则，即满足：1、A=0时，F一定等于0，2、A、B、C中有2个以上等于1，则输出F=1。
试：（1）写出表决电路的真值表；（2）写出表决电路的逻辑表达式；（3）画出用与非门设计的逻辑电路图。

三、（本题30分）
已知逻辑电路图及C 脉冲波形， 试：（1）写出各触发器的驱动方程；（2）列出逻辑状态表；（3）画出输出  ，  的波形（设 ，  的初始状态均为“0”）。

四、（本题25分）
由555 集成定时器组成的电路如图1 所示。 已知电容C＝10μF，电阻R=100KΩ，输入 的波形如图2 所示。 试：（1）说明由555集成定时器和R、C组成的是何种触发器（单稳态、 双稳态、 无稳态）；（2）求输出脉冲的宽度的值；（3）画出电容电压 和输出电压 的波形。